Starfsregla og uppbygging stafræns sveiflusjár
Vélbúnaðarhluti stafræna sveiflukerfisins er háhraða gagnaöflunarrásarborð. Það getur gert sér grein fyrir tvírása gagnainntaki og sýnatökutíðni hverrar rásar getur náð 60Mbit/s. Virknilega séð er hægt að skipta vélbúnaðarkerfinu í: merki framhliða mögnun (FET inntaksmagnari) og ástandseiningu (breytilegur magnari), háhraða hliðstæða-í-stafræna umbreytingareiningu (ADC driver, ADC), FPGA rökfræðieining , klukkudreifing, háhraða samanburðarörgjörvi, örstýringarstýringareining (DSP), gagnasamskiptaeining, LCD skjár, snertiskjástýring, afl- og rafhlöðustjórnun og lyklaborðsstýring.
Eftir að inntaksmerkinu hefur verið breytt með formagnaranum og ávinningsstillanlegu hringrásinni verður það að innspennu sem uppfyllir kröfur A/D breytisins. Stafræna merkið eftir A/D umbreytingu er í biðminni af FIFO í FPGA eða öflunarminni og fer síðan í gegnum samskiptaviðmótið. Það er sent til tölvunnar til síðari gagnavinnslu, eða söfnuðu merkjunum er beint stjórnað af örstýringunni til að birtast á LCD skjánum.
Viðmiðunartæki eru sem hér segir:
Meðal þessara hluta eru þeir mikilvægustu forritanleg mögnunarrás (deyfing) og A/D umbreytingarrásin, vegna þess að þessar tvær hringrásir eru háls stafræna sveiflusjáarinnar og forritanlega mögnunar- (deyfing) hringrásin ákvarðar inntaksbandbreidd og lóðrétta upplausn sveiflusjáarinnar. , A/D umbreytingarrásin ákvarðar lárétta upplausn sveiflusjárinnar og þessar tvær upplausnir ákvarða beint frammistöðu sveiflusjár. Þessir tveir hlutar hringrásarinnar breyta mældu merkinu í gagnamerkið sem krafist er af síðari vinnslurásinni. Þessi hluti hringrásarinnar getur verið samsettur af afkastamiklum samþættum hringrásum og litlum fjölda jaðartækja. Hönnun hringrásarinnar er einföld og villuleit er líka mjög einföld. Erfiðasti hlutinn af allri sveiflusjánni ætti að vera forritið, það er hugbúnaðarþátturinn. Hugbúnaðurinn er ábyrgur fyrir öllum gagnavinnslu- og eftirlitsverkefnum stafrænu sveiflusjáarinnar, þar á meðal A/D sýnatökustýringu, láréttri hraðastýringu, lóðréttri næmnistjórnun, skjávinnslu, topp-til-toppmælingu, tíðnimælingu og önnur verkefni. Þú getur notað mjög algengan örstýringu á markaðnum sem örgjörva og notað C tungumálaforritun til að útfæra það.
Forritanleg mögnunar- (deyfjandi) hringrás og aflgjafarás
Merkið er sett inn af venjulegri X10X1 sveiflusjá og fer inn í mögnunar- (deyfingu) hringrásina. Hlutverk forritastýrða mögnunar (deyfingar) hringrásarinnar er að magna eða dempa inntaksmerkið þannig að úttaksmerkjaspennan sé innan inntaksspennuþörfsviðs A/D breytisins til að ná sem bestum mælingar- og athugunaráhrifum. Þess vegna starfar forritastýrða magnararásin innan tilgreindrar bandbreiddar. Hagnaðurinn innan verður að vera flatur. Þar sem sveiflusjá hringrásin inniheldur tvo hluta, stafræna og hliðræna, til að forðast gagnkvæma truflun, eru aflgjafar stafræna hlutans og aflgjafa hliðræna hlutans aðskilin. Sett af ±5V DC aflgjafa er í sömu röð og einangrað með síu úr spólum og þéttum.
Flash minni og klukkurás
Vegna þess að magn merkjagagna sem A/D breytirinn tekur er mikið, er flassminnið inni í örstýringunni ekki nóg, þannig að hringrásin getur notað eitthvað utanaðkomandi minni.
Á sama tíma er það einnig notað sem skyndiminni til að skrifa á LCD. Til þess að fá viðmiðunarklukkumerkið er örstýringin einnig tengd við kristalsveifla til að reikna út raunverulega tíðni ytra bylgjuformsmerkisins.
FPGA stýrieining
Forritanleg rökfræðibúnaður FPGA er hálf-sérsniðin ASIC sem gerir hringrásahönnuðum kleift að forrita sjálfa sig til að innleiða forritssértækar aðgerðir. Þessi hönnun notar tvær mismunandi aðferðir við skýringarmyndainnslátt og VHDL tungumálsinnslátt. Stjórneiningin ber flest stjórnunarverkefnin og gefur samsvarandi stýrimerki fyrir hverja virknieiningu til að tryggja réttmæti alls kerfisins. Nánar tiltekið útfærir það eftirfarandi aðgerðir: Tíðniskiptarás og framleiðir stýrimerki fyrir A/D breytirinn. Þetta gagnaöflunarkerfi hefur tiltölulega breitt mælisvið. Tíðniskiptarás er hönnuð inni í FPGA til að ná fram mismunandi tíðni. Veldu mismunandi sýnatökutíðni fyrir mælda merkið til að tryggja nákvæmari gagnasöfnun. Innri uppbyggingarmynd tíðnideildareiningarinnar er útfærð með því að nota grafíska inntaksaðferðina eins og sýnt er á mynd 4. Á mynd 4, þegar inntak T flip-flopsins er 1, mun úttakið hoppa þegar hver klukkubrún kemur til að ná fram tíðni deild. Á sama tíma getum við séð að inntak T flip-flopsins er samsett úr nokkrum rökréttum samsetningum, sem myndar hliðklukkuna. Fyrir hliðaðar klukkur skaltu greina klukkuaðgerðina vandlega til að forðast áhrif bilana. Þegar hliðarklukkan uppfyllir eftirfarandi tvö skilyrði getur hún tryggt að klukkumerkið hafi ekki hættulegar bilanir og hliðklukkan getur virkað eins áreiðanlega og heimsklukkan.
Fyrir A/D breytirinn í þessari hönnun eru aðeins tvö stjórnmerki: klukkuinntaksmerkið CLK og virkjunarúttaksmerkið OE. CLK merkið setur beint inn 60M merki í gegnum virka kristalsveifluna, en OE merkið er fengið með því að snúa klukkumerkinu með sömu tíðni og fasa og CLK inni í FPGA, sem getur bara mætt umbreytingartímasetningarsambandi A/D breytir.
Háhraða A/D umbreytingu; hringrás
Mikilvægasta hringrásin í stafrænum sveiflusjá er A/D umbreytingarrásin. Hlutverk þess er að taka sýni og umbreyta mældu merkinu í stafrænt merki og geyma það í minninu. Það er ekki ofsögum sagt að það sé háls stafræna sveiflusjáarinnar, því það ákvarðar beinlínis hæstu tíðni sem stafræn sveiflusjá getur mælt. Samkvæmt Nyquist setningunni þarf sýnatökutíðnin að vera að minnsta kosti tvöfalt hæsta tíðni mælda merkis til að endurskapa mælda merkið. Í stafrænni sveiflusjá ætti sýnatökutíðnin að vera að minnsta kosti 5 til 8 sinnum tíðni merksins sem verið er að mæla, annars er alls ekki hægt að fylgjast með bylgjuformi merksins.
